반응형 Computer Science/컴퓨터 구조14 캐시 메모리 캐시 메모리는 CPU와 RAM 사이에 위치하며, 메모리 계층구조에 따라 RAM보다 빠르며, 작은 저장공간을 가집니다. 계층구조 상 더 빠른 캐시에 CPU가 원하는 데이터가 있는 경우가 더 빠르므로, 앞선 포스트에서 말했듯 지역성의 원리를 가지는 데이터들을 캐시에 저장합니다. 이때, CPU가 원하는 데이터가 이미 캐시에 있는 경우를 캐시 적중이라고 합니다. 이 캐시 적중률(Hit ratio)는 다음 식으로 구할 수 있습니다. H = 캐시에 적중되는 횟수 / 전체 기억장치 액세스 횟수 그리고 원하는 데이터가 캐시에 없을 확률인 미스율(Miss ratio)는 1 - H가 됩니다. 이 값들을 통해 평균 기억장치 액세스 시간을 구할 수 있습니다. Ta = H * Tc + (1 - H) * Tm (Tc = 캐시 액.. 2024. 1. 16. 기억장치 접근 CPU가 직접 액세스할 수 있는 내부 기억장치의 접근 방법은 크게 4가지가 있습니다. 순차적 액세스 직접 액세스 임의 액세스 연관 액세스 먼저 순차적 액세스는 자기 테이프처럼 기억장치에 저장된 정보들을 처음부터 순서대로 액세스하는 방식입니다. 직접 액세스는 R/W 장치가 각 레코드나 블록 근처로 이동한 후에 순차탐색으로 최종 위치에 도달합니다. 임의 액세스는 모든 저장 장소가 고유의 주소와 별도의 R/W 회로를 가지고 있어 임의로 선택될 수 있고, 따라서 액세스에 걸리는 시간이 동일한 방식입니다. 연관 액세스는 각 기억 장소에 포함된 키값의 검색을 통해 액세스할 위치를 찾는 방식입니다. 데이터 전송률은 기억 장치로부터 초당 읽혀지거나 쓰여질 수 있는 비트 수를 의미합니다. 데이터 전송률은 다음과 같이 구.. 2024. 1. 15. 제어 유닛 제어 유닛의 기능 제어 유닛은 명령어 코드를 해독하고, 명령어 실행에 필요한 제어 신호들을 발생시키는 역할을 합니다. 즉, 명령어 사이클이 적절히 수행되도록 동작들을 제어하는 장치라고 볼 수 있습니다. 제어 유닛의 구조 제어 유닛은 다음과 같은 구조로 이루어져 있습니다. 명령어 해독기 (IR 명령어 해독, 해당 연산 수행을 위한 루틴의 주소 결정) 제어 주소 레지스터 (다음에 실행할 마이크로 명령어 주소 저장, CAR) 제어 기억 장치 (마이크로 프로그램 저장) 제어 버퍼 레지스터 (읽어온 마이크로 명령어들을 일시 저장, CBR) 서브루틴 레지스터 (서브루틴 호출 시 CAR 내용이 일시 저장) 순서제어 모듈 (마이크로 명령어의 실행 순서 결정) 제어 기억장치의 용량이 128단어라면, 전반부에 해당하는 6.. 2024. 1. 9. 컴퓨터의 실수표현 단일 정밀도 부동소수점 단일 정밀도 수는 32bit로 표현된 부동소수점 수를 의미합니다. 32bit 중 1bit는 부호비트로, 8bit는 지수 비트, 23bit는 맨티사(가수)를 위해 사용합니다. 이때, 하나의 실수를 여러가지로 표현하는 일이 생길 수 있으므로, 정규화된 표현을 사용합니다. ex) 0.1101 * 2^5 = 11.01 * 2^3 = 0.001101 * 2^7 정규화는 다음과 같이 수행합니다. ±0.1bbb....bb * 2^E 이때, 소수점 옆은 반드시 1이 오도록 위치를 조정해야합니다. 따라서 위 예시의 실수는 0.1101 * 2^5 가 됩니다. 복수 정밀도 부동소수점의 경우 64bit로 표현하고, 1bit는 부호비트, 11bit를 지수비트, 52bit를 맨티사를 위해 사용합니다. 단 .. 2024. 1. 8. 이전 1 2 3 4 다음 반응형